Sistema informático basado en hardware embebido para la depuración de funciones electrónicas vía web.
| dc.contributor.advisor | Bernal Noreña, Alvaro | spa |
| dc.contributor.author | Vera Tasamá, Alexander | spa |
| dc.date.accessioned | 2017-07-04T14:40:07Z | |
| dc.date.available | 2017-07-04T14:40:07Z | |
| dc.date.issued | 2017-07-04 | |
| dc.description.abstract | El aprendizaje semipresencial se ha consolidado en el sector educativo durante los últimos años, dada la evolución de las Nuevas Tecnologías de la Información y de las Comunicaciones NTIC. Para virtualizar los espacios de aprendizaje se requieren plataformas que estén acordes con los modelos de enseñanza que se sugiere para cada campo. Particularmente en ingeniería, las didácticas experienciales son esenciales e involucran laboratorios, simulaciones y verificaciones entre otros aspectos metodológicos. Los laboratorios remotos permiten a los estudiantes la realización de prácticas con experimentos relativos a campos específicos. Muchos de los trabajos de investigación que se desarrollan actualmente fomentan la implementación de modelos de enseñanza/aprendizaje alternativos. Esto constituye un reto para la educación en ingeniería, pues sus contenidos y actividades altamente prácticos son difíciles de implementar en el aprendizaje a distancia. Este trabajo presenta una arquitectura para un laboratorio remoto de diseño de sistemas digitales en ingeniería, que apoya la enseñanza semipresencial y el aprendizaje activo, introduciendo aspectos novedosos en el hardware y a nivel de aplicación. Los usuarios pueden acceder a una placa remota de entrenamiento que está basada en un FPGA (Field Programmable Gate Array), pueden ejecutar pruebas mediante un módulo analizador lógico, e interactuar con otros usuarios en línea a través de los servicios Web 2.0 que se integran al sistema. El principal aporte de este trabajo se centra en la plataforma hardware, para la que se concibe, diseña e implementa un analizador lógico con base en criterios de operación de usuarios académicos de la ingeniería electrónica. Así mismo, se introduce en la placa un FPGA y sus subsistemas de control para su disponibilidad total como recurso configurable. El recurso del sistema para la fase de verificación en el ciclo de diseño lo realiza el analizador lógico, que se conecta con el FPGA, pero la configuración de sus parámetros es realizada por el usuario. El soporte para ello se implementa en hardware y representa una variación importante de las arquitecturas típicas para estos sistemas en el contexto de sistemas embebidos. Los parámetros técnicos y de usuario se consideraron en el desarrollo de la aplicación software del sistema informático propuesto, en la que se integraron un gestor de aprendizaje (Moodle) y un gestor de contenido (Joomla). | spa |
| dc.identifier.uri | https://hdl.handle.net/10893/10292 | |
| dc.language.iso | spa | spa |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | spa |
| dc.subject | Gestor de contenido | spa |
| dc.subject | Gestor de aprendizaje | spa |
| dc.subject | Laboratorio remoto | spa |
| dc.subject | Analizadores logicos | spa |
| dc.subject | Enseñanza-aprendizaje | spa |
| dc.subject | Sistemas informáticos | spa |
| dc.subject | Depuración en computación | spa |
| dc.title | Sistema informático basado en hardware embebido para la depuración de funciones electrónicas vía web. | spa |
| dc.type | Trabajo de grado - Doctorado | spa |
| dspace.entity.type | Publication |