Arquitectura hardware para la implementación de la transformada discreta Wavelet 2D.

Vista sencilla de ítem
dc.contributor.authorRíos-Cotazo, Norma X.
dc.contributor.authorBernal Noreña, Álvaro
dc.date.accessioned2015-05-06T16:01:08Z
dc.date.available2015-05-06T16:01:08Z
dc.date.issued2015-05-06
dc.description.abstractEl artículo presenta una arquitectura hardware que desarrolla la transformada Wavelet en dos dimensiones sobre una FPGA, en el diseño se buscó un balance entre número de celdas lógicas requeridas y la velocidad de procesamiento. El artículo inicia con una revisión de trabajos previos, después se presentan los fundamentos teóricos de la transformación, posteriormente se presenta la arquitectura propuesta seguida por un análisis comparativo. El sistema se implementó en la FPGA Ciclone II EP2C35F672C6 de Altera utilizando un diseño soportado en el sistema Nios II. Abstract This paper presents a hardware architecture developed by the two-dimensional wavelet transform on an FPGA, in the design it was searched a balance between the number of required logic cells and the processing speed. The design is based on a methodology to reuse the input data with a parallel-pipelined structure and a calculation of the coefficients is performed using a method of odd and even numbers, which is achieved by calculating a cycle ratio after 2 cycles latency, to store the data processing result of the SDRAM memory is used IS42S16400, the control unit uses a design architecture supported by Nios II processor. The system was implemented in the FPGA Altera Cyclone II EP2C35F672C6 using a design that combines descriptions in VHDL, schematics and control connection via a general purpose processor.spa
dc.identifier.urihttps://hdl.handle.net/10893/8435
dc.language.isoengspa
dc.rights.accessrightsinfo:eu-repo/semantics/openAccessspa
dc.subjectArquitectura de hardwarespa
dc.subjectFPGAspa
dc.subjectProcesador Niosspa
dc.subjectTransformadora discreta Waveletspa
dc.subjectHardware Architecturesspa
dc.subjectFPGAspa
dc.subjectNios Processorspa
dc.subjectWavelet transformspa
dc.titleArquitectura hardware para la implementación de la transformada discreta Wavelet 2D.spa
dc.title.alternativeHardware Architecture for the Implementation of the Discrete Wavelet Transform in two Dimensionsspa
dc.typeArtículo de revistaspa
dspace.entity.typePublication
Archivos
Bloque original
Mostrando 1 - 1 de 1
Miniatura
Nombre:
Arquitectura hardware para la implementación de la.pdf
Tamaño:
739.27 KB
Formato:
Adobe Portable Document Format
Descargar
Bloque de licencias
Mostrando 1 - 1 de 1
No hay miniatura disponible
Nombre:
license.txt
Tamaño:
3.87 KB
Formato:
Item-specific license agreed upon to submission
Descripción:
Descargar
Colecciones
Ingeniería y Competitividad