Diseño de un criptoprocesador RSA de 8192 bits usando un arreglo sistólico
Portada
Citas bibliográficas
Código QR
Autores
Director
Autor corporativo
Recolector de datos
Otros/Desconocido
Director audiovisual
Editor/Compilador
Editores
Tipo de Material
Fecha
Cita bibliográfica
Título de serie/ reporte/ volumen/ colección
Resumen en español
La seguridad de la información es un campo de investigación y desarrollo tecnológico orientado principalmente hacia aplicaciones militares y comerciales. Por ejemplo, el intercambio de información confidencial a través de Internet, tales como las transacciones bancarias y los servicios de telecomunicaciones son de gran impacto a través de una amplia gama de aplicaciones comerciales e industriales. Entonces, con el propósito de proteger los datos confidenciales en equipos informáticos y de comunicaciones, se deben usar criptosistemas, los cuales se pueden implementar en software y/o hardware. En este contexto, RSA es uno de los criptosistemas de clave pública más utilizados y tiene un buen nivel de seguridad si el tamaño de la clave es mayor o igual a 1024 bits. Sin embargo, RSA de 1024 bits se puede romper con la actual tecnología informática. Por lo tanto, es necesario aumentar el nivel de seguridad de los criptosistemas RSA usando claves de 2048, 4096 ó 8192 bits. Desde el punto de vista matemático, RSA se basa en la exponenciación modular y ésta se lleva a cabo usando la multiplicación modular de Montgomery, la cual determina el desempeño de RSA debido a que esta multiplicación utiliza la adición de tres datos muy grandes. Teniendo en cuenta las consideraciones anteriores para realizar una implementación en hardware de un criptoprocesador RSA de 8192 bits, es necesario usar el multiplicador de Montgomery basado en un arreglo sistólico usando sumadores "carry-save". Entonces, en este trabajo se presenta el diseño de dos criptoprocesadores RSA de 8192-bits, los cuales son diseñados usando el algoritmo de exponenciación binaria y los algoritmos de Montgomery para base-2 xxi y base-4. En este caso, los multiplicadores diseñados realizan simultáneamente dos multiplicaciones, lo que permite aumentar el "throughput"de los criptoprocesadores