Diseño de un criptoprocesador RSA de 8192 bits usando un arreglo sistólico
| dc.contributor.advisor | Velasco Medina, Jaime | |
| dc.contributor.author | Renteria Mejia, Claudia Patricia | |
| dc.date.accessioned | 2020-05-05T21:30:32Z | |
| dc.date.available | 2020-05-05T21:30:32Z | |
| dc.date.issued | 2012 | |
| dc.description.abstract | La seguridad de la información es un campo de investigación y desarrollo tecnológico orientado principalmente hacia aplicaciones militares y comerciales. Por ejemplo, el intercambio de información confidencial a través de Internet, tales como las transacciones bancarias y los servicios de telecomunicaciones son de gran impacto a través de una amplia gama de aplicaciones comerciales e industriales. Entonces, con el propósito de proteger los datos confidenciales en equipos informáticos y de comunicaciones, se deben usar criptosistemas, los cuales se pueden implementar en software y/o hardware. En este contexto, RSA es uno de los criptosistemas de clave pública más utilizados y tiene un buen nivel de seguridad si el tamaño de la clave es mayor o igual a 1024 bits. Sin embargo, RSA de 1024 bits se puede romper con la actual tecnología informática. Por lo tanto, es necesario aumentar el nivel de seguridad de los criptosistemas RSA usando claves de 2048, 4096 ó 8192 bits. Desde el punto de vista matemático, RSA se basa en la exponenciación modular y ésta se lleva a cabo usando la multiplicación modular de Montgomery, la cual determina el desempeño de RSA debido a que esta multiplicación utiliza la adición de tres datos muy grandes. Teniendo en cuenta las consideraciones anteriores para realizar una implementación en hardware de un criptoprocesador RSA de 8192 bits, es necesario usar el multiplicador de Montgomery basado en un arreglo sistólico usando sumadores "carry-save". Entonces, en este trabajo se presenta el diseño de dos criptoprocesadores RSA de 8192-bits, los cuales son diseñados usando el algoritmo de exponenciación binaria y los algoritmos de Montgomery para base-2 xxi y base-4. En este caso, los multiplicadores diseñados realizan simultáneamente dos multiplicaciones, lo que permite aumentar el "throughput"de los criptoprocesadores | spa |
| dc.description.degreelevel | Maestría | spa |
| dc.description.degreename | MAGISTER EN INGENIERÍA ÉNFASIS EN INGENIERÍA ELECTRÓNICA | spa |
| dc.format.extent | 1 recurso en línea (116 páginas) | spa |
| dc.format.mimetype | application/pdf | spa |
| dc.identifier.uri | https://hdl.handle.net/10893/15220 | |
| dc.language.iso | spa | spa |
| dc.publisher | Universidad del Valle | spa |
| dc.publisher.faculty | FACULTAD DE INGENIERÍA | spa |
| dc.publisher.place | Colombia | spa |
| dc.publisher.program | MAESTRÍA EN INGENIERÍA-ÉNFASIS EN INGENIERÍA ELECTRÓNICA | spa |
| dc.rights.accessrights | info:eu-repo/semantics/openAccess | spa |
| dc.subject.ddc | Ingeniería electrónica | |
| dc.subject.ddc | Criptoprocesadores | |
| dc.subject.ddc | Seguridad informática | |
| dc.subject.ddc | Seguridad de la información | |
| dc.subject.ddc | Protección de datos | |
| dc.title | Diseño de un criptoprocesador RSA de 8192 bits usando un arreglo sistólico | spa |
| dc.type | Trabajo de grado - Maestría | spa |
| dc.type.coar | http://purl.org/coar/resource_type/c_bdcc | spa |
| dc.type.content | Text | spa |
| dc.type.driver | info:eu-repo/semantics/masterThesis | spa |
| dc.type.redcol | https://purl.org/redcol/resource_type/TM | spa |
| dc.type.version | info:eu-repo/semantics/publishedVersion | spa |
| dspace.entity.type | Publication | |
| oaire.accessrights | http://purl.org/coar/access_right/c_abf2 | spa |
| oaire.version | http://purl.org/coar/version/c_970fb48d4fbd8a85 | spa |